

INTERBUS

Richtlinie

Konformitätstest

Basisprüfung

Herstellererklärungen LWL



Herstellereklärung für Geräte mit LWL Schnittstelle 3

Neben einer fortlaufenden Numerierung in der ersten Spalte der jeweiligen Checkliste wird in der zweiten Spalte "Prüfschritte" der zu prüfende Sachverhalt beschrieben. Vom Hersteller ist lediglich in der dritten Spalte "OK" das Prüfergebnis einzutragen. Auf Bemerkungen zu einer Bewertung wird im Feld "OK *)" verwiesen. Der zugeordnete Text wird am Ende der jeweiligen Tabelle als Fußnote aufgeführt.

Nr.	Prüfschritt	OK *)
-----	-------------	-------

Im einzelnen gilt für die Bewertungen der Prüfschritte folgendes:

- Y** Yes: Kriterium erfüllt:
Alle Angaben des Prüfschrittes müssen erfüllt sein.

- N** No: Kriterium nicht erfüllt, Abweichung unzulässig;
Nach Beurteilung des Herstellers beeinflussen die Abweichungen das elektrische oder das zeitliche Verhalten der Schnittstelle, so daß der Prüfschritt negativ bewertet werden muß.

- /** Inconclusive: Kriterium ist nicht zu berücksichtigen;
Das Kriterium trifft auf das zu prüfende Objekt nicht zu und der Prüfschritt ist für die Gesamtbeurteilung nicht relevant.

Für das Gesamtbeurteilungskriterium "Bestanden" ist es erforderlich, daß jeder Prüfschritt mit der Bewertung "Kriterium erfüllt" oder "Kriterium erfüllt - Abweichung zulässig" bewertet wurde. Werden Abweichungen festgestellt, so sind diese im Protokoll festzuhalten und die getroffene Entscheidung ist zu begründen.

Herstellererklärung für Geräte mit LWL Schnittstelle

Prüfbericht-Nummer:

Nr.	Prüfschritt	OK *)
HE 1.	Prüfschritt Weiterschleifen der 24V Versorgungsspannung vom Eingang zum Ausgang - Alle 3 Signale FE, +24V und 0V sind ohne weitere Elemente (Sicherungen, Widerstände etc.) vom Eingang an den Ausgang durchzuschleifen.	
HE 2.	- Die 24V Versorgungsspannungs-Verbindung muß auf den jeweils definierten Dauerstrom ausgelegt sein. - Installationsfernbus $I_{Nenn}=4,5A$	
HE 3.	- Die 24V Versorgungsspannungs-Verbindung muß auf den jeweils definierten Dauerstrom ausgelegt sein. - Rugged Line $I_{Nenn}=16A$	
HE 4.	Prüfschritt Datenverbindung vom Rugged Line Stecker - Die Länge des geschirmten Kabels vom Rugged Line Stecker zur Geräteelektronik beträgt nicht mehr als 20cm.	
HE 5.	- Ist der Schirm des Datenverbindungskabels des Rugged Line Steckers auf beiden Seiten mit GND verbunden?	
HE 6.	- Die Isolationsspannung zwischen den einzelnen galvanisch getrennten Bereichen beträgt min. 350VAC.	
HE 7.	- Ist FE der weiterführenden Schnittstelle nicht direkt mit GND verbunden, kann alternativ eine ohmsche Anbindung von maximal 1M Ω z.B. Kondensator / Widerstandskombination ($R \leq 1M\Omega$, C ca. 15nF; Parallel Schaltung) gewählt werden.	
HE 8.	- Sind alle nicht benutzen Eingänge des Protokollchips (auch die MFP's) mit einem definierten Potential verbunden.	



<p>HE 9.</p>	<p>Applikationen mit Mikroprozessoranschaltung:</p> <ul style="list-style-type: none"> - Ist der "Mikroprozessor Not Ready" ID-Code hardwaremäßig eingestellt? (an den ID-Pins (ID0 bis ID7) oder durch eine entsprechende Konfigurationsvorgabe des Slave Protokollchips) <p>Zulässige ID-Codes:</p> <ul style="list-style-type: none"> - 38 hex - für Fernbusteilnehmer (Standard) - 68_{hex} - für INTERBUS Loop Teilnehmer (Standard) - 3Chex - für Fernbusteilnehmer (Für Geräte mit besonderen Anforderungen, nur nach Freigabe durch den INTERBUS Club.) 	
<p>HE 10.</p>	<ul style="list-style-type: none"> - Gerät mit Spannung versorgen. - Der Mikroprozessor muß in einem Zustand gebracht werden, in dem er den Protokollchip noch nicht initialisiert hat. - Bei Busstart mit einem Master der Generation 4 liest dieser den "Mikroprozessor Not Ready" ID-Code ein und generiert die Fehlermeldung "Initialisierung des Protokollchips durch den Mikroprozessor mißlungen" 	
<p>HE 11.</p>	<ul style="list-style-type: none"> - Mikroprozessor in Betriebszustand bringen. - Nach Busstart muß der erwartete ID-Code eingelesen werden können. 	
<p>HE 12.</p>	<ul style="list-style-type: none"> - Ist der Power- Up- Reset- Eingang des Slave- Protokollchips, wie auch für zugeordnete Erweiterungsbausteine, mit einem Filter (typ. 1 kOhm, 100 nF) beschaltet. 	
<p>HE 13.</p>	<ul style="list-style-type: none"> - Die Spannungsmonitoring- Schaltung garantiert für den Reseteingang des Protokollchips, wie auch für zugeordnete Erweiterungsbausteine, ein Low- Signal bei einer Spannung von weniger als U Nenn minus Toleranz (typ. 5V - 10%). 	
<p>HE 14.</p>	<ul style="list-style-type: none"> - Die durch die Spannungsmonitoring-Schaltung realisierte Reset-Zeit beträgt mindestens 2 Oszillator-Taktzyklen (typ. =125 ns bei 16MHz) bei eingeschwungenem Oszillator und erreichter Spannung 	
<p>HE 15.</p>	<ul style="list-style-type: none"> - Für die mittelbare und unmittelbare Beschaltung des Reset-Eingangs ist beachtet, daß die verwendeten Bauelemente im gesamten Spannungsbereich des Spannungsmonitors ordnungsgemäß arbeiten. Standard-Logik-Gatter sind dafür nicht geeignet. 	
<p>HE 16.</p>	<ul style="list-style-type: none"> - Der Power-Up-Reset des Slave-Protokollchips, wie auch für zugeordnete Erweiterungsbausteine, wird in keinem Falle durch Software, einem LCA oder einem Mikroprozessor beeinflusst. 	

HE 17.	- Der Widerstand zwischen +5V und dem Reset-Pin der IBS SUPI 3 OPC Protokollchipfamilie ist nie geringer als 600 Ohm.	
HE 18.	- Im Falle der Nutzung des Reset-Pins der IBS SUPI 3 OPC Protokollchipfamilie als Eingang: Der Widerstand zwischen GND und dem Reset-Pin der Protokollchips überschreitet bei angelegtem "0" Signal 600 Ohm nicht	
HE 19.	- Im Falle der Nutzung des Reset-Pins der IBS SUPI 3 OPC Protokollchipfamilie als Ausgang: Der Widerstand zwischen GND und dem Reset-Pin der Protokollchips ist nicht geringer als 23kOhm.	
HE 20.	- Ein an den Protokollchip angelegter Takt (z.B. Quarz-Oszillator) erfüllt lt. Datenblatt des INTERBUS Protokollchips die gegebenen Anforderungen.	
HE 21.	- Ein eingesetzter Quarz erfüllt lt. Datenblatt des INTERBUS Protokollchips die gegebenen Anforderungen.	
HE 22.	- Ein Quarz-Schwingkreis versorgt keine weiteren Bauelemente mit seinem Takt.	
HE 23.	- Die Taktversorgung wird nicht durch andere Logik oder Software beeinflusst.	
HE 24.	- Taktversorgungs-Schaltung ist über den gesamten zulässigen Temperaturbereich +/- 10% des Gerätes getestet.	
HE 25.	- Sogenannte Ziehkondensatoren am Quarz der IBS SUPI3 OPC Quarzeingänge sind nicht vorhanden.	
HE 26.	Registererweiterung (optional) - Sind für die Erweiterungsbausteine zugelassene Typen bzw. eine zugelassene Alternative eingesetzt worden?	
HE 27.	- Treibt ein Datenausgang für die Registererweiterung nicht mehr als 4 Eingänge.	
HE 28.	- Sind, wenn Buffer für das Registererweiterungssignal ClkExR verwendet werden, identische Buffer für das Signal ToExR2 verwendet worden?	




HE 29.	<ul style="list-style-type: none"> - Befinden sich die Registererweiterungsregister in räumlicher Nähe zum Protokollchip auf derselben Platine? Die Leiterbahnen sind < 5cm 	
HE 30.	<ul style="list-style-type: none"> - Werden die Signale Latch, Data (IN&OUT), Clock und /ResReg der Registererweiterungsbausteine ausschließlich durch den INTERBUS Slave Protokollchip oder die ihn steuernde Resetlogik bedient? 	
HE 31.	<p>Prüfschritt Diagnosesignale</p> <ul style="list-style-type: none"> - Die für den Gerätetyp (siehe Tabelle) vorgeschriebenen Diagnose- LED's sind direkt am Slave- Protokollchip angeschlossen (Logikgatter und Treiber o. dgl. sind zulässig) und werden nicht von einer Software gesteuert. (Ausnahme TR). 	
HE 32.	<ul style="list-style-type: none"> - Die grüne U_L-LED wird direkt vom Spannungsmonitor angesteuert. 	
HE 33.	<ul style="list-style-type: none"> - Wenn der Diagnose-Eingang der Protokollchips Peripheriefehler ("/StatErr" bei IBS SUPI 3) benutzt wird, sind die Ereignisse, die diese Diagnosemeldungen erzeugen, simuliert und die korrekte Reaktion am INTERBUS-Master überprüft. 	
HE 34.	<ul style="list-style-type: none"> - Wenn der Diagnose-Eingang der Protokollchips Rekonfigurationsanforderung ("Conf" bei IBS SUPI 3) benutzt wird, sind die Ereignisse, die diese Diagnosemeldung erzeugen, simuliert und die Reaktion am INTERBUS-Master überprüft. 	
HE 35.	<ul style="list-style-type: none"> - Wird der Diagnose-Eingang der Protokollchips MAU-Warnung ("MAUWS, MAUWR, MAUWH" bei IBS SUPI 3) benutzt, sind die Ereignisse, die diese Diagnosemeldung erzeugen, simuliert und die Reaktion am INTERBUS-Master überprüft. 	
HE 36.	<ul style="list-style-type: none"> - Wird der Diagnose-Eingang der Protokollchips <i>Mikroprozessor Watchdog</i> ("/StatErr" bei IBS SUPI 3) benutzt, sind die Ereignisse, die diese Diagnosemeldung erzeugen simuliert und die Reaktion am INTERBUS-Master überprüft. 	



HE 37.	- Wird der Diagnose-Ausgang der Protokollchips Alarm ("Alarm" bei IBS SUPI 3) benutzt, sind die Ereignisse, die durch dieses Diagnosesignal am Gerät erzeugt werden, überprüft.	
HE 38.	- Wird der Diagnose-Ausgang der Protokollchips <i>Module Acknowledge</i> ("/ModAck" bei IBS SUPI 3) benutzt, sind die Ereignisse, die durch dieses Diagnosesignal am Gerät erzeugt werden, überprüft.	
HE 39.	Prüfschritt Zusätzliche PCP-Fehlercodes - vom Hersteller zusätzlich definierte PCP-Fehlercodes sind ohne Ausnahme in der error class "8", error code "0" im additional Code festgelegt.	

Testobjekt (nur für PCP-Teilnehmer)

Name	Typ	Index	Länge


Nr.	Prüfschritt	OK *)
<p>HE 1 LWL</p>	<p>LWL- Anschaltung - Sender HFBR 1505C (FSMA)</p> <p>- Ist die vorgegebene LWL- Anschaltung mit dem LWL-Sender HFBR 1505C (FSMA), der Z-Diode, Kondensator und Widerstand wie dargestellt umgesetzt worden?</p> <p>OPC-LWL-Regelung: Grundbeschaltung des LWL-Senders HFBR1505C</p>  <p>Die Z-Diode ist eine nach Bedarf einzusetzende EMV-Maßnahme (Burst, Surge) aufgrund der empfindlichen Analogeingänge, jedoch generell vorzusehen.</p> <p>Widerstand u. Kondensator verringern die Flankensteilheit des Senders und dämpfen das 32MHz-Stromrauschen des OPCs.</p> <p>Alle drei Bauteile sind möglichst in der unmittelbaren Nähe des Ausgangs zu platzieren.</p> <p>Datum: 18.01.00</p> <p>- Alle Widerstände besitzen eine Toleranz von +/- 10 %.</p>	

HE 2.
LWL

LWL- Anschaltung - Sender HFBR 1517 (Rugged Stecker)

- Ist die vorgegebene LWL- Anschaltung mit dem LWL-Sender HFBR 1517 (Rugged Stecker), der Z-Diode, Kondensator und Widerstand wie dargestellt umgesetzt worden?

OPC-LWL-Regelung:
Grundbeschaltung des LWL-Senders HFBR1517



Die Z-Diode ist eine nach Bedarf einzusetzende EMV-Maßnahme (Burst, Surge) aufgrund der empfindlichen Analogeingänge, jedoch generell vorzusehen.

Widerstand u. Kondensator verringern die Flankensteilheit des Senders und dämpfen das 32MHz-Stromrauschen des OPCs.

Alle drei Bauteile sind möglichst in der unmittelbaren Nähe des Ausgangs zu platzieren.

Datum: 18.01.00


- Alle Widerstände besitzen eine Toleranz von +/- 10 %.

HE 3. LWL- Anschaltung - Empfänger HFBR 2505C (FSMA)

LWL

- Ist die LWL- Anschaltung wie eine der beiden vorgegebenem Alternativen mit dem LWL- Empfänger HFBR 2505C (FSMA), den Kondensatoren und den Widerständen wie dargestellt umgesetzt worden?


Beschaltung Empfänger HFBR2505C in OPC-Schnittstelle Schaltungsvariante 1



Achtung: Wird die Komponente mit ihrem Gewinderohr zusätzlich mit einem Metallgehäuse, daß geerdet ist, verschraubt, müssen Maßnahmen zur Vermeidung von Masse-Erd-Schleifen getroffen werden. Eine Möglichkeit ist die Shield-Pins unbeschaltet zu lassen.

Datum: 18.01.00

Beschaltung Empfänger HFBR2505C in OPC-Schnittstelle Schaltungsvariante 2



Achtung: Wird die Komponente mit ihrem Gewinderohr zusätzlich mit einem Metallgehäuse, daß geerdet ist, verschraubt, müssen Maßnahmen zur Vermeidung von Masse-Erd-Schleifen getroffen werden. Eine Möglichkeit ist die Shield-Pins unbeschaltet zu lassen.

Datum: 18.01.00


- Alle Widerstände besitzen eine Toleranz von +/- 1 %.

HE 4.
LWL

LWL- Anschaltung - Empfänger HFBR 2541 (Rugged Stecker)


- Ist die LWL- Anschaltung wie eine der beiden vorgegebenem Alternativen mit dem LWL- Empfänger HFBR 2541 (Rugged Stecker), den Kondensatoren und den Widerständen wie dargestellt umgesetzt worden?

Beschaltung Empfänger HFBR2541 in OPC-Schnittstelle Schaltungsvariante 1



Datum: 18.01.00

Beschaltung Empfänger HFBR2541 in OPC-Schnittstelle Schaltungsvariante 2



Datum: 18.01.00

- Alle Widerstände besitzen eine Toleranz von +/- 1 %.



HE 5. LWL	Prüfschritt zusätzliche Beschaltung an den INTERBUS Datenleitungen - Sind außer den zugelassenen aktiven und zugehörigen passiven Bauelementen und den in den Schaltungsvarianten genannten möglichen Zusätzen keine weiteren aktiven oder auch passiven Bauelemente (z.B. Transsorb oder Supresserdioden, Filter etc.) am/im INTERBUS Datenpfad eingesetzt? *)	
HE 6. LWL	Prüfschritt Steckerbelegung - Ist ein zugelassener Steckertyp eingesetzt worden? *) - Welcher? (bitte hier angeben)	
HE 7. LWL	- Ist für den Protokollchip ein zugelassener Typ bzw. eine zugelassene Alternative eingesetzt worden? *)	
HE 8. LWL	- Ist die optische Regelung enabled? (RF0=RF1=0 beim SUPI3 OPC)	
HE 9. LWL	- Für die LWL- Anschaltung ist eine Versorgungsspannung von 5V +/- 5% garantiert.	

Hersteller

Name

Unterschrift